经过2个多星期的ic课程设计，我们在老师的指导下，共同努力，顺利完成该课程设计，收获很大。一、对硬件设计的一般流程有了初步的了解通过该课程设计，我们初步了解了硬件设计的一般流程，课题分析veriloghdl编程调试程序仿真波形综合生成器件。二、学会对简单系统进行分析刚拿到题目时，感觉非常盲目，没有思路，无从下手。但我们多方收集资料，力求先对同步fifo有个初步认识，进而去理解同步fifo的工作原理，最后产生自己的设计
方案。当所以准备工作搞定后，我们顺利设计了输入端口时钟信号clk，复位信号rst,读控制rq，写信号wq以及数据输入端口data，输出端口满状态full，空状态empty以及数据输出端口。但是对同步缓冲器的存储单元的表述方法不是很清晰，开始想到可以直接调用现成的双口ram器件，但是考虑到由于数据缓冲器存储读取并不是随机写入读取，而是按照顺序进行的，所以最后讨论用二维寄存器(81...